示例-频谱1998.2不推断具有同步设置和重置的Xilinx ViTeX触发器。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

示例-频谱1998.2不推断具有同步设置和重置的Xilinx ViTeX触发器。

描述

关键词:FDRSE,同步,设置,复位,ViTeX,列奥纳多,翻转,触发器,推断

紧迫性:斯坦德

一般描述:
我描述的是同步设置和重置,这在ViTrx架构中是有效的。在优化步骤之后,我看到设置信号和数据信号在LUT中实现,而不是利用VixTeX特定的特性。这导致增加的LUT计数和面积使用。(我使用列奥纳多频谱1998年2E)。

解决方案

beta版本包含用于推断Xilinx ViTeX触发器同步设置或重置的修复。目前,示例软件不能推断ViTEX特定的同步集和重置。

可能的工作重点是:

1。实例化组件。
2。从GUI或脚本中的变量编辑器中使用SETIONDESTORIDER“FDSSE FRSE FDRSE1 1 FDSE1”。

注意:如果使用方法2,则可以在综合期间交换数据和SET信号;因此,步骤1是推荐的工作。

请登录后发表评论

    没有回复内容