详析电流隔离 LVDS 接口-FPGA常见问题社区-FPGA CPLD-ChipDebug

详析电流隔离 LVDS 接口

图片[1]-详析电流隔离 LVDS 接口-FPGA常见问题社区-FPGA CPLD-ChipDebug
信号传输应用常用的方法是低压差分信号传输(LVDS)。这涉及到串行数据传输的既有接口标准 (TIA/EIA-644),除了极佳的节能特性和高达几 Gbps 的数据速率潜力之外,它还具有很高的抗扰度。这些良好特性可归因于内部使用的电流控制或驱动器模块的限流功能(最大3 mA)。信号差分电压仅为 20 mV。但是,它随后在接收器侧被放大回 300 mV(差分)的逻辑电平。由此获得的好处包括电磁干扰 (EMI) 极其低、开关速度极其快等。

 

LVDS接口常常与控制和调节系统一起使用,大数据量必须在电子电路之间或短电缆之间发送。它还能将时钟信号非常快速地 分配给完整应用中的不同器件,从而使相应器件同步。工业测量应用和控制系统中的模拟前端 (AFE) 属于 LVDS 的典型应用。不过,它也常用于实现多个数据节点之间的以及视频信号传输中的数字接口,例如通过 HDMI®。另一个不容忽视的方面是 LVDS 电路提供电流隔离的可能性。因此,它也用于任何需要隔离通信接口的地方,例如在电子电路或背板中。

 

背板是含有多个连接器的电路板,用于容纳各种外挂板模块。基本系统利用背板可轻松实现即插即用扩展,以包括更多组件。然而,外挂模块常常要经受高压瞬变,因为在许多应用中,它们与连接到配电网的部件直接接触。因此,外挂模块容易受到雷击等外部事件的影响。人体接触引起的静电放电,内部电容突然充电、反极性充电或在插拔外挂模块时放电,也会导致高瞬变。因此,安全隔离接口对于系统是必不可少的。否则,如果发生电压瞬变,相连组件很容易损坏,或者危及用户。功能隔离的通信接口对工业测量仪器也很有利,因为隔离接口提供一个浮空接地,例如位于模数转换器和微控制器之间。这样,测量信号就不会影响和干扰应用的其余部分,也不会受其影响或干扰。

 

市场上已经有各种各样用于实现隔离 LVDS 接口的产品。ADI 公司的隔离 LVDS 系列是非常有效且可靠的解决方案,包括 ADN4650、ADN4651 和 ADN4652,支持高达 600 Mbps 的数据速率,同时也符合非隔离LVDS接口的标准值。相比之下,标准数字隔离器只能达到 150 Mbps。由于采用 iCoupler®技术,尽管存在隔离,该系列仍能实现非常高的数据速率。这涉及到利用微机电系统 (MEMS) 实现片上变压器,从而简单地隔离数字信号并节省空间。

 

LVDS 系列还提供超精密时间特性和极低的抖动(也称为时序抖动)。抖动描述数字信号的上升沿和下降沿相对于理想时间基准的偏差。在高数据速率下,低抖动非常重要,因为以 600 Mbps 的速率传输一比特仅需 1.6 ns。对信号上升沿或下降沿中的抖动要求是,必须让模数转换器有足够的时间来达到实际的高电平或低电平,以便可以正确执行采样。

 

对于 ADN465x 系列,抖动典型值为 70 ps。LVDS 模块还提供两个隔离 LVDS 通道, 构成 ADN4651 中的发射和接收通道。ADN4652 中的通道排列与 ADN4651 中的通道排列相反,而 ADN4650 仅提供发射或接收通道,具体取决于接线。ADN465x 系列利用内部 2.5 V 电源电压工作;遗憾的是,工业系统常常没有这种电源电压,仅提供 3.3 V 电压。因此,ADN465x 系列中集成了低压差稳压器 (LDO),其输入端可接受 3.3 V 的外部电源电压。模块或其输入端及其隔离输出端的供电可以使用隔离式 ADuM5000 DC-DC 转换器等实现。这样可以选择性地产生5 V或3.3 V的隔离输出电压,最大功率输出为 500 mW。此电路配置如图1所示。

 

图片[2]-详析电流隔离 LVDS 接口-FPGA常见问题社区-FPGA CPLD-ChipDebug

图1. 采用ADN4651和ADuM5000的隔离LVDS接口

 

结合 ADuM5000,该器件系列可满足当今工业应用对隔离 LVDS 接口的众多要求。这种高度集成的解决方案还满足标准化总线通信的所有先决条件。LVDS 接口经常用于节能应用。对此,ADN4651 和 ADuM5000 的组合是替代传统光耦合器的极其省电的解决方案。常常需要同时隔离多个通道。

 

在 LVDS 应用中,通道并行使用以使吞吐速率和相应的波特率最大。所述采用 ADI 公司上述模块的电路提供一个四通道隔离器:两个发射通道和两个接收通道。因此,一个电子组件上的两个完整发射和接收通道可同时以非常高的传输速率进行信号传输。

 

只要符合关于最大脉冲宽度失真的要求,利用 ADN465x 系列便可轻松达到DC 至 600 Mbps 的数据速率。此外,布局中必须考虑与高速传输差分信号相关的一些因素。输入侧和输出侧走线应匹配,并且相对于地具有近似 50Ω 的阻抗,或信号线之间具有 100Ω 阻抗。另外,建议在 LVDS 输入端连接 100Ω 端接电阻,如图 2所示。

 

图片[3]-详析电流隔离 LVDS 接口-FPGA常见问题社区-FPGA CPLD-ChipDebug

图2. 采用ADN4651的隔离LVDS接线电路

 

电缆长度和连接器类型也会影响最大数据速率。使用较低数据速率(最高200 Mbps)并与支持高数据速率和带有屏蔽线对的连接器结合时,电缆甚至可以长达数米。

 

ADN4650/ADN4651/ADN46521 是信号隔离式 LVDS 缓冲器,数据速率高达 600 Mbps,并且具有极低的抖动。与 ADuM5000 的这种 组合使其成为高速信号传输的理想选择,能够实现短距离 600 Mbps 和数米距离 200 Mbps 的传输速率。

请登录后发表评论

    没有回复内容