7.1i CPLD Pin 2UCF-什么是“B:”或“S:”指示在我的UCF文件?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

7.1i CPLD Pin 2UCF-什么是“B:”或“S:”指示在我的UCF文件?

描述

一般描述:

“B:”或“S:”在UCF文件中的下面几行表示什么?γ

NET“输入1”LOC=“S:Pin 3”;

NET“输入2”LOC=“B:Pin 4”;

这是由Xilinx设计工具生成的,当我执行了一个“锁定器件引脚”的过程。

常用的语法是:

NET“输入1”LOC= P3;

在库指南中,我找不到对“S:PINnn”或“B:PNNN”(NN代表数字)的引用。

解决方案

这两个选项是由Pin2UCF生成的,仅用于Xilinx CPLD家族。

“S”:在PIN锁之前使用,以确保CPLDfitter每次以相同的方式优化反馈,并在随后的重新匹配之后提供一致的时序结果。γ

“B:”在PIN锁之前使用,以指示该信号是缓冲的,并且应该保持这样,以确保后续实现的成功拟合。

请登录后发表评论

    没有回复内容