请问下面这段verilog代码错在哪？-FPGA常见问题社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回复1
    只看作者
    最新最热
    • chipdebug的头像-ChipDebugchipdebug徽章-创作大使-ChipDebug等级-LV3-ChipDebug超级版主0

      第16行改成下面这样：
      always@(*)

      好好把语法书看几遍，把语法书上的例子抄几遍，出错的时候先去翻语法书，自然就熟了。

      6年前
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面