V2.1I COREGEN，CYIP1：CYIP1核心更新中的已知问题

描述

关键词：COREGEN，CYIP1，更新，发布，基础，视图逻辑，Verilog，VHDL

紧迫性：标准

一般描述：
CYIP1内核更新中的已知问题

解决方案

基础流程：
——————
1。（Xilinx解决方案7151）V2.1I科雷根，CYIP1，VIETEX，
基础：第3行：现场总线错误数量“/基础
具有1位宽输入的VixeBaseBox模块的集成问题
总线

Viewlogic Flow：
——————
1。（Xilinx解决方案7143）V2.1I CCOREN，VIEW逻辑：“错误：
ClutUpMulkFixfile：无法读取符号文件：& lt；PrimeCuthOrth.gt；\Sym & lt；MuleMeNAME.GT；1。

Verilog与VHDL行为仿真：
——————————————
1。（Xilinx解决方案7148）V2.1I CelEGN，VIETEX：SCLR的问题和
基于LD的锁存器SIMIT同步控制信号行为建模
模块