描述
当将现有的XC4000或Spartan设计转换成VyTeX设计时，我需要考虑什么？
解决方案
将现有的XC4000设计转换成VyTeX设计是一项具有挑战性的任务，您需要了解以下内容：
基于示意图的设计：
XC4000系列中的任何XC4000算法示意性组件不能在ViTeX设计中使用，因为携带链差异。这包括加法器、减法器、比较器、计数器、大尺寸和或门等。
注意：对于VIEW逻辑图，如果XC4000族中有一个用于该算术函数的ViTeX库组件，则可以将库别名从XC4000族更改为ViTeX库别名，并运行ALTRAN实用程序。有关ALTRAN的更多信息，请参见VIEW逻辑接口指南。若要访问此指南，请访问下面的网页并选择2.1i软件手册：
HTTP://www. xLimx.COM/Spope/Studio软件手册
-全局缓冲区使用情况不同。BIFG必须在BUFG之前使用，如果时钟来自外部来源。
-小心在XC4000中工作的内核；由于体系结构的不同，它们可能无法在ViTEX中工作。算术核心肯定不起作用。
一些RPMS（RLACS，HYSET，UYSET）在VIETEX中不工作。
– VxTeX库包含XC4000族不包含的组件，如块RAM、SRL16、同步集、重置FFS等，您可能想要利用这些新组件。
也有VCTEX不包含的XC4000特定组件，如FDSRE、WAND、解码等。您可能需要更改它们或重新设计逻辑。
VxTeX不包含XC4000系列包含的IFD和OFD组件。为了有效地推动触发器在I/O块中，您可以使用IOB=真属性，或者在运行MAP时使用-PRB选项。有关详细信息，请参见“约束指南”，该指南可在：
HTTP://www. xLimx.COM/Spope/Studio软件手册
基于HDL的设计：
如果这些代码是用纯RTL编写的，你可以简单地将你的设计重新定位到ViTeX并重新综合它们。
-如果在设计中有内核被实例化，则一些核心在ViTeX中不工作，特别是算术核心，例如加法器、乘法器等。
-对于任何其他实例，确保组件存在于Virtex族中，并且功能是相同的。否则，必须在ViTeX中找到相应的组件并实例化它们。
-利用块RAM、SRL16、CLKDLL或任何其他VIETEX特定组件。γ
-全局时钟缓冲器使用情况不同。BUFG只能用于时钟。使用BIFG在BUFG前面，如果时钟从外部来源进来。γ
– ViTeX没有IOB寄存器基元。您必须在map中使用-pr选项，或者使用IOB=真属性。γ
使用FMAP细胞应停止使用。若要在查找表中放置特定函数，只需实例化LUT并向其添加EQN属性或init值即可。
iPad、OPAD和iOPAD单元：
XC400 0X系列的统一库将这些单元定义为外部连接点。对于基于板级测试用例的HDL设计，使用这些单元是不合适的，应该从设计中移除。这些单元的输出应该作为输入、输出或双向端口被带到设计的顶层。
没有回复内容