谁有LATTICE FPGA XO2 CPLD SSPI详细时序图吗？-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回复2
    只看作者
    最新最热
    • lzh的头像-ChipDebuglzh等级-LV1-ChipDebug2

      SSPI的时序图请参考《LatticeECP3SlaveSPIPortUsersGuide.pdf》附件文档，跟XO3是一样的。

      7年前
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面