Xilinx FPGA的 Ethernet MAC IP调试的小坑

  本篇文章要写的是调试Xilinx网络IP时踩到的一个坑，也是控制PHY芯片时的一个坑，板卡上的PHY芯片是非常经典的88E1111，使用MDIO接口控制。

  本身MDIO接口的时序也不是很难，非常类似I2C接口，内部寄存器的读写控制都是通过MDIO接口来实现。在MDIO的协议中，有一个PHY ADDR，这个是由PHY芯片的硬件决定的。

Xilinx的IP也提供了mdio接口，我们可以直接通过配置IP内部寄存器来实现MDIO接口的配置。

在IP Core的内部设置中，有一个MDIO PHY ADDRESS的设置。

看到这个选项，默认就认为是PHY芯片的ADDR，实际硬件中的PHY ADDR就是7，所以这里设的7.（但其实不对）

将bit下载到板卡中后，读取PHY芯片的两个ID，都可以读出来。但读出来的值跟手册中不一样，比如Register2，PHY芯片手册中写的是0x141，而读出来的0x173.

读其他寄存器时，有的可读可写，有的读出来都是0，但跟手册中就是不一样。查了很多资料也没查到原因，也怀疑过是MDIO时序有问题，想着自己重新写一个MDIO控制接口，但又感觉Xilinx官方出了这么多年的IP，不应该会有这种问题。一直没有怀疑过PHY ADDR的问题，因为有些寄存器是可读可写的，就以为应该是通了的。

只能重新看手册，把IP中需要填参数的地方看了一下，当看到PHY ADDR时，发现是这么写的。

也就是说，IP里面的这个PHY ADDRESS是Internal的，并不是外部PHY芯片的ADDR，于是就将IP中这个PHY ADDRESS设为了1（只有不跟PHY ADDRESS一样就行）。

再去读PHY芯片的寄存器，就跟手册中是一样的了。