CYIP2,V2.1ICOREGEN:VIETEX变量并行乘法器模块“设置重写清除”选项的行为与“清除重写集”的行为相同-Xilinx-AMD社区-FPGA CPLD-ChipDebug

CYIP2,V2.1ICOREGEN:VIETEX变量并行乘法器模块“设置重写清除”选项的行为与“清除重写集”的行为相同

描述

关键词:集合、清除、超越、科里根、乘数

紧迫性:标准

一般描述:
在CYIP2中释放的Vixx乘法器核心V1Y0.1有一个选项
这允许用户自定义核心以便设置输入将
当两个断言同时出现时,重写一个清晰的输入。
这个选项也可以在.xCO文件中通过设置
StIsCuleQueLoad参数为“SETIORIDRESESSULL”。

在乘法器的1个版本中,这个选项不起作用。这个
结果是,不管用户使用什么,清除重写设置。
已指定。

解决方案

目前没有解决这个问题的办法。

请登录后发表评论

    没有回复内容