在Lattice MIPI DSI TX RD1184参考设计上增加了个复位模块,部分信号输出异常,请问如何定位问题点?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

在Lattice MIPI DSI TX RD1184参考设计上增加了个复位模块,部分信号输出异常,请问如何定位问题点?

我在参考设计《Parallel to MIPI DSI TX Bridge 》 RD1184的基础上增加了个复位模块,仿真时byte_packetizer模块的input信号有值输入,output和内部一些信号输出高阻或未知值,而这部分的不提供源代码,有什么方法定位问题?

Lattice MIPI DSI TX RD1184参考设计 Parallel to MIPI DSI TX Bridge

请登录后发表评论