描述
关键词:基础,Express,BUFG,IBF,时钟,PIN,端口
紧迫性:标准
一般描述:
如果您不在芯片上使用专用时钟引脚,您将收到
映射中的下列错误:
map 2.1i中的错误:
错误:OLDMAP:56——LOC约束“p28”(IOB位置)无效
符号“CLK.PAD”(PAD信号=CLK),它被映射到下面
站点类型:
CLKIOB
解决方案
一
当时钟缓冲器插入到设计中时,通过推理、实例化或
通过约束编辑器,FPGA Express不知道您是否将使用
专用时钟垫或不。即使在内部分配PIN位置约束
FPGAExpress,它没有关于Xilinx芯片引脚的详细信息。
解决方案是在HDL代码中同时实例化iBF和BUFG。
(端口-GT;IGBF & GT;BUFG & GT;时钟引脚)。FPGAExpress将保留这个组合完整,
并且实现工具将能够使用非专用IOB来路由。
二
或者,您可以检查“来自端口的创建I/O焊盘”复选框
实现选项-gt;翻译选项卡。
没有回复内容