【提问】lattice diamond SynplifyPro 编译错误 “Can’t open input file”-Lattice-莱迪斯论坛-FPGA CPLD-ChipDebug

已解决lattice diamond SynplifyPro 编译错误 “Can’t open input file”

在lattice diamond软件编译参考设计时出现如下错误,对参考设计没做任何修改,综合工具选的是SynplifyPro,上周还可以没有问题,大伙能帮忙看看吗?

ERROR – NF100 |Can’t open input file F:\dsirxreferencedesignrgb8882lane\rd1185_mipi_dsi2parallel_bridge\rd1185\project\xo3l\verilog\xo3l_verilog\synwork\xo3l_verilog_xo3l_verilog_comp.srs for read

请登录后发表评论

    • 热门评论
      chipdebug的头像-ChipDebugchipdebug徽章-创作大使-ChipDebug等级-LV3-ChipDebug超级版主1