2.1i COREGEN,活动VHDL——与编译HDL仿真器的核心生成器2.1i VHDL模型有关的问题-Xilinx-AMD社区-FPGA CPLD-ChipDebug

2.1i COREGEN,活动VHDL——与编译HDL仿真器的核心生成器2.1i VHDL模型有关的问题

描述

关键词:编译,VHDL,核心,主动

紧迫性:标准

一般描述:
关于核心生成器2.1i VHDL模型编译存在的问题
对于主动HDL仿真器?

该解决方案包含编译内核生成器VHDL库的一些技巧。
主动VHDL语言。有关最新信息,请直接联系SpPuth@ AlDECo。

解决方案

1。第一个问题与MTI专用“算术”库的引用相关联。
堆芯发生器2.1i模型。这项工作的目的是要改变原始档案。
文件,如(Xilinx解决方案6771).

2。第二个问题是一个活动的HDL问题,它由以下标记
错误信息:

错误:COMP96G0149:PDAFRVHT.VHD:(263, 54):允许显式类型转换
仅在密切相关的类型之间。

犯规线

滤波器系数:= FieltHealthEngsType(系数(0至No.Bo.Top-TS-1));

应该被替换

对于我在0到数字的TAPS-1回路
滤波器系数(I):=系数(I);
结束环;

三。虽然主动HDL声称支持MTI编译语法,但它不支持
VCOM命令的参数中的通配符。编译核心生成器
VHDL模型,您必须单独指定每个VHDL模型的名称,如果您是
尝试使用MTI语法编译脚本。

请登录后发表评论

    没有回复内容