12.1个已知的问题-定时-偏移分析的运行时间长,性能(内存使用)差。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

12.1个已知的问题-定时-偏移分析的运行时间长,性能(内存使用)差。

描述

我的时序分析速度很慢,使用了大量的内存。

解决方案

您可以显著加快时序分析并减少内存需求:

在由具有相同设置要求的公共时钟计时的多个输入的设计中,并且针对每个输入创建的单独偏移约束,时序分析需要更长的时间并且需要更多的存储器。另外,时序报告列出了每个单独的I/O作为约束。如果这些要求用全局或成组输入偏移约束来处理,则时序分析显著快且需要更少的内存。时序报告还列出了一个约束,接着是每个输入路径(对于输出也是如此)。

约束编辑器允许从端口选项卡创建组偏移约束,以帮助减轻此问题。这将改善所有与定时相关的运行时间(包括定时驱动PAR)。

请登录后发表评论

    没有回复内容