XPLA专业——我如何在PHDL或Verilog模块的模式捕获中创建符号?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

XPLA专业——我如何在PHDL或Verilog模块的模式捕获中创建符号?

描述

关键词:XPLA、专业、CoolRunner、fitter、PHDL、Verilog、符号、模块、ECS、示意图、捕捉

紧迫性:标准

一般描述:
如何在一个PHDL或Verilog模块中实现一个框图类型的符号捕获?

解决方案

在示意编辑器中,选择Add & Gt;新的块符号。输入输入和输出所需的信息,并给新符号和PHDL或Verilog模块相同的标题。

注意:这个软件包现在已经过时了。将不会有未来的软件修复或增强该产品。XPLA3的设计现在应该使用基础ISE或WebPACK。WebPACK可用免费在:HTTP://www. XILIX.COM/XLNX/XILL PRODCATILLANDIGPAGE.JSP?标题= ISE = WebPACK

请登录后发表评论

    没有回复内容