发布
开通会员
黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
评分
分享
QQ空间
微博
QQ好友
海报分享
复制链接
首页
社区
FPGA CPLD
Lattice-莱迪斯
正文
lattice 官网的参考设计有个模块没有源码,只有接口,怎么仿真?
xilinx_fpga
8年前发布
99
1
该帖子内容已隐藏,请登录后查看
登录后继续查看
登录
注册
lattice
请登录后发表评论
登录
注册
回复
1
只看作者
最新
最热
chipdebug
超级版主
0
这是ngo文件的接口说明文件
不可以进行功能仿真
可以MAP或者PAR之后,用生成的vo文件仿真
ngo是网表文件,当然可以在实际工程里边用了