XPLAProgrammerXPLA1 ISP原板CPLD不能正常工作。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

XPLAProgrammerXPLA1 ISP原板CPLD不能正常工作。

描述

关键词:XPLA,PC-ISP,Programmer,ISP,ISC,JTAG,CoolRunner,
演示,板,原,CPLD,XPLA1,XCR5128,PZ3128,XCR3128,
PZ5128

紧迫性:标准

一般描述:
为什么XPLA1 ISP演示板CPLD功能不正确?

解决方案

ISP演示板上的时钟电路产生时钟。
具有比数据表中指定的慢的上升和下降时间。
这会导致零件内的时钟不正常,导致不可预知。
行为。

缓慢上升/下降时间是由于板上的终止电阻器R2,
如果外部时钟用于板,则提供终止。
如果电路板上的时钟,应该把这个电阻从电路板上取下来。
正在使用电路。

请登录后发表评论

    没有回复内容