Versal GTY 仿真：初始化、复位和速率变更

作者：jhua，ADM赛灵思开发者

本篇博文侧重于提供 Versal™ GTY 仿真示例、演示 GTY 如何解复位以及如何执行速率变更。

在 Versal ACAP GTY 收发器中，引入了“Master Reset Controller”（主复位控制器）的概念。

主复位控制器用于自动单步执行 LCPLL、RPLL、ILO、TX 可编程分频器、RX 可编程分频器、TX 通道以及 RX 通道的复位。

您可在  AM002 的“收发器主复位”部分中找到详细描述。GTY 中的全新主复位控制器取代了前几代 UltraScale/UltraScale+ 收发器的 GT Wizard 内包含的复位控制器帮助程序块。

在本仿真示例中，Versal GTY 配置如下：

• 通道 2 (ch2) 上为单通道
• 采用双线速率，将 10G/25G 编程到 CONFIG0/CONFIG1 内
• 对于这两个速率，REFCLK 均为 156.25MHz 并穿过相同的参考时钟端口

IP 设计示例用于完成设计并提供仿真测试激励文件。

1. 创建 gt_quad_base IP。在此例中，我们使用单通道配置。
2. 针对“Number of Lanes”（通道数）和“Transceiver Configs Protocol 0”（收发器配置协议 0），将滑块设为“Manual”（手动）。这样即可使用自定义配置。
3. 将“Number of Lanes”设为 1。
4. 单击“Transceiver Configs Protocol 0”，以自定义收发器。
5. 将 CONFIG0 设为 10.3125Gbps。
6. 将 CONFIG1 设为 25.78125Gbps。
7. 在 IP integrator 画布中，右键单击 gt_quad_base，然后选择“Open IP Example Design”（打开 IP 设计示例）。这样将在新的 Vivado 工程内创建设计示例。

在设计示例工程中，单击“Run Simulation”（运行仿真）启动仿真。

请参阅 ( AM002) 中的“收发器主复位”部分以获取详细信息。

当 T=0.8ns 时，gt_reset_ip0 将切换为启动复位初始化。

复位控制器状态机首先会等待 gtpowergood，然后再开始执行任何复位操作。当 T=34us 时，gtpowergood 断言有效。

txmstreset 和 rxmstreset 断言无效，这样即可启动主复位序列。

*resetdone 信号将断言无效，以响应 tx/rxmstreset 断言无效。

当 T=48us 时，lcplllock 断言有效。

当 T=50us 时，txpmaresetdone 断言有效，随后 txuserrdy 驱动至高位、txresetdone 断言有效，不久后 txmstresetdone 即断言有效。bridge_ip tx_resetdone_out_ip0 同样会断言有效。这样即可完成 TX 复位序列。

当 T=52us 时，rxpmaresetdone 断言有效，随后 rxuserrdy、rxresetdone、rxmstresetdone 以及（最后）rx_resetdone_out_ip0 断言有效。这样即可完成 RX 复位序列。

GTY 现已正常启动并运行，并采用默认 (CONFIG0) 速率 (rate_sel_ip0 = 0)。

1. 当 T=63us 时，rate_sel_ip0 从 0 变更为 1。这样将发起速率变更序列，目标为自定义 GUI 的 CONFIG1 中配置的新线速率（在此例中为 25Gbps）。
2. 当 T=85us 时，txresetdone 断言有效。当 88us 时，rxresetdone 断言有效。这样即可完成速率变更序列。
3. GTY 现已正常启动并运行，并采用 CONFIG1 速率 (rate_sel_ip0 = 1)。