CPLD CaldRunsXPLA3冷却流道II解耦建议-Xilinx-AMD社区-FPGA CPLD-ChipDebug

CPLD CaldRunsXPLA3冷却流道II解耦建议

描述

关于解耦的Curror/-II/XPLA3器件存在哪些建议?

解决方案

CoolRunner部件的边缘率可以是2 ns的速度。解耦是一个优先事项,同样是应用良好的设计技术,例如使用接地和功率平面、有限的迹线长度和信号终止。

总是解耦每个VCC引脚。冷却流道器件的VCC结构是这样的,即VCC引脚对器件的不同部分供电;只有一部分引脚去耦具有不解耦器件整体部分的风险。

对于一个“拇指法则最小值”,在每个VCC引脚上放置一个01μF的电容器。该电容器应该是表面贴装,陶瓷芯片型电容器尽可能靠近VCC管脚放置。

对于其他常见问题,请参阅CPLD常见问题解答:(赛灵思解答24167).

请登录后发表评论

    没有回复内容