使用分立元件手工实现NE555芯片的制作-FPGA常见问题社区-FPGA CPLD-ChipDebug

使用分立元件手工实现NE555芯片的制作

相信很多小伙伴在上学的时候,都学过《数字电子技术》这门专业基础课。而在这里面,有一个非常经典的芯片,那就是555定时器
记得当年为了学习数电,一学妹竟然用分立元器件去实现一个比砖头还要大的555定时器芯片,这波操作真是没谁了
今天,我就把这个有趣的项目分享给大家,希望能给各位提供一些经验。
项目地址:https://hackaday.io/project/182863-giant-555-timer
如果从头开始制作电路,尤其是使用分立部件,就能深入了解555定时器芯片的每一部分,以及 IC 的工作原理,进而对数字电路理解更加透彻。

预备知识

我们先来看一下DIP-8封装的555芯片,它外观是这样的,如下图所示:

图片[1]-使用分立元件手工实现NE555芯片的制作-FPGA常见问题社区-FPGA CPLD-ChipDebug
Signetics NE555N

除了注重外表,我们还得看一下内部的情况,真实世界中,芯片内部的情况如下所示:

图片[2]-使用分立元件手工实现NE555芯片的制作-FPGA常见问题社区-FPGA CPLD-ChipDebug
内部结构 1
图片[3]-使用分立元件手工实现NE555芯片的制作-FPGA常见问题社区-FPGA CPLD-ChipDebug
内部结构 2

整体来说,我看不懂,大家还是直接看一下NE555芯片的内部电路原理图吧!

具体如下所示:

图片[4]-使用分立元件手工实现NE555芯片的制作-FPGA常见问题社区-FPGA CPLD-ChipDebug
内部原理图 1

简单分析一下这个原理图:

  • 绿色部分:是一个分压器,在正电源电压 VCC和接地 GND 之间是一个由三个相同电阻组成的分压电路,它在1 ⁄ 3 VCC和2 ⁄ 3 VCC处产生两个参考电压。后者连接到“控制”引脚。所有三个电阻都具有相同的电阻,双极定时器为5kΩ,CMOS 定时器为 100 kΩ(或更高)。

  • 黄色和红色部分是两个电压比较器。

  • 紫色部分是RS触发器。

  • 粉红色部分是带推挽输出的驱动器。
图片[5]-使用分立元件手工实现NE555芯片的制作-FPGA常见问题社区-FPGA CPLD-ChipDebug
内部原理图 2

555 计时器芯片

图片[6]-使用分立元件手工实现NE555芯片的制作-FPGA常见问题社区-FPGA CPLD-ChipDebug
大型555芯片-1
图片[7]-使用分立元件手工实现NE555芯片的制作-FPGA常见问题社区-FPGA CPLD-ChipDebug
大型555芯2

因此,为了开始这个项目,我们可以将 555 的电路分成小部分,因为最好将大电路分成几部分,这种模块化的设计, 有助于对简化面包板周围的电路,另外也便于我们进行故障排除。正如前面提到的,可以分为以下几个部分:

  • 分压器
  • 电压比较器
  • SR 寄存器
  • 输出驱动器
  • 复位晶体管
  • 放电晶体管

分压器

分压器很简单 – 使用 4.7K 电阻器和整个电路的串联二极管保护。

图片[8]-使用分立元件手工实现NE555芯片的制作-FPGA常见问题社区-FPGA CPLD-ChipDebug
分压器

电压比较器

该项目最有趣的部分是学习和设计 555 IC 内部使用的电压比较器,特别是差分如何工作,什么是电流转向。

我还在差异中了解了恒流吸收器的重要性,对和使用电流镜来增加差异的增益。

图片[9]-使用分立元件手工实现NE555芯片的制作-FPGA常见问题社区-FPGA CPLD-ChipDebug
电压比较器
图片[10]-使用分立元件手工实现NE555芯片的制作-FPGA常见问题社区-FPGA CPLD-ChipDebug
两个电压比较器

SR 寄存器

RS触发器又称SR锁存器,是触发器中最简单的一种,也是各种其他类型触发器的基本组成部分。

两个与非门或或非门的输入端输出端进行交叉耦合或首尾相接,即可构成一个基本RS触发器。

现在的SR触发器,通常由两个晶体管触发器(或非门)与一些额外的输出缓冲器一起使用,以降低 Q & ~Q 输出的输出阻抗。

图片[11]-使用分立元件手工实现NE555芯片的制作-FPGA常见问题社区-FPGA CPLD-ChipDebug
原理图
图片[12]-使用分立元件手工实现NE555芯片的制作-FPGA常见问题社区-FPGA CPLD-ChipDebug
硬件电路
图片[13]-使用分立元件手工实现NE555芯片的制作-FPGA常见问题社区-FPGA CPLD-ChipDebug
工作状态

输出驱动器

对于输出级,在原来的 555 定时器中有图腾柱配置,这很好,但它有点小故障,性能不太好。所以,我使用了旧的推挽级作为 555 IC 的输出缓冲器。

图片[14]-使用分立元件手工实现NE555芯片的制作-FPGA常见问题社区-FPGA CPLD-ChipDebug
输出驱动器

复位晶体管

使用 PNP BJT 作为复位输入。

图片[15]-使用分立元件手工实现NE555芯片的制作-FPGA常见问题社区-FPGA CPLD-ChipDebug
复位晶体管

放电晶体管

一个 NPN 达林对,用于对地硬短路,单个 NPN 正在工作,但在 A 稳定模式下有一些问题。

图片[16]-使用分立元件手工实现NE555芯片的制作-FPGA常见问题社区-FPGA CPLD-ChipDebug
放电晶体管

最终布局

进行连接以匹配真实 555 定时器的引脚配置。

图片[17]-使用分立元件手工实现NE555芯片的制作-FPGA常见问题社区-FPGA CPLD-ChipDebug
最终整体布局图

下面是整体布局,即使是硬件电路的设计上,也满足了低耦合,高内聚的思想,如下所示:

图片[18]-使用分立元件手工实现NE555芯片的制作-FPGA常见问题社区-FPGA CPLD-ChipDebug
最终整体布局图

最后加上黑色的盒子,看起来就像一个鞋盒子;

测试环节

最后,我们使用一些带有别针标记的鳄鱼夹,以在面包板上对其进行测试。

图片[19]-使用分立元件手工实现NE555芯片的制作-FPGA常见问题社区-FPGA CPLD-ChipDebug
鳄鱼夹
图片[20]-使用分立元件手工实现NE555芯片的制作-FPGA常见问题社区-FPGA CPLD-ChipDebug
双击放大
图片[21]-使用分立元件手工实现NE555芯片的制作-FPGA常见问题社区-FPGA CPLD-ChipDebug
双击放大
图片[22]-使用分立元件手工实现NE555芯片的制作-FPGA常见问题社区-FPGA CPLD-ChipDebug
双击放大
图片[23]-使用分立元件手工实现NE555芯片的制作-FPGA常见问题社区-FPGA CPLD-ChipDebug
双击放大
图片[24]-使用分立元件手工实现NE555芯片的制作-FPGA常见问题社区-FPGA CPLD-ChipDebug
双击放大

测试了一下,两个按键控制LED灯的亮与灭,已经可以正常工作了;

图片[25]-使用分立元件手工实现NE555芯片的制作-FPGA常见问题社区-FPGA CPLD-ChipDebug

测试LED

最后

这个项目不是很大,涉及到的分立元器件也不是特别多,感兴趣的小伙伴可以自己试试,通过这个项目学习芯片内部的工作原理。

原理图及详细的制作步骤和电路模块讲解:

 

 

请登录后发表评论

    没有回复内容