2.1i VIETEX映射-默认的输入路径延迟元件使用正在改变。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

2.1i VIETEX映射-默认的输入路径延迟元件使用正在改变。

描述

关键词:Delay,输入路径,缺省

急进:标准

一般描述:
1.5 i默认NoDead为IOBs的“I”路径,并且延迟
在IOB内输入输入FF的数据路径。2.1i自动插入
两个路径的延迟。一般的FAE和专家的用户共识是
应该返回到1.5 i默认值。此外,如果DLL在FF内部驱动时钟
IOB,NoRead应该是适当的默认值。

解决方案

这个问题在最新的2.1i服务包中是固定的:
HTTP://Spop.xILIX.COM/Sputp/TekSuff/SWI更新/

请登录后发表评论

    没有回复内容