2.1i锁相信号在定时仿真中不高-Xilinx-AMD社区-FPGA CPLD-ChipDebug

2.1i锁相信号在定时仿真中不高

描述

关键字:DLL、锁定、仿真、高、VIETEX、FDNTN

紧迫性:标准

一般描述:在CLKDLL的定时仿真中,锁定的输出信号永远不会变高。这种限制是基础逻辑仿真器中仿真分辨率的结果。目前分辨率仅限于100ps,为了使CKDLL锁定,分辨率必须设置为1ps。

解决方案

有两种方法:

1 -手动将刺激应用到CLKDLL锁定信号
高达300纳秒。这将允许超过足够的时间。
对电路板上的锁定信号进行建模。

2 -使用第三方仿真器,如Modelsim
分辨率可以设置为1ps。

请登录后发表评论

    没有回复内容