FPGA配置-在主模式中，在完成后，在一个400X部分中，有多少CCLK被赋予高？

描述

一般描述：CCLKs中有多少个4KX部分？

模式做完后会变高吗？

解决方案

4KX部分将提供一个更多的上升沿，如果同步到完成能力是

在BITGEN选项中选择。如果未选择同步到完成，则

在完成后给出的CCLK的数量是由

完成后的启动周期数高。默认值为：

完成：C1

输出活动：C3

活性炭：C4

三个上升沿（C2，C3，C4）将在完成高之后给出。

即使其他周期被选择用于输出活动和GSRIN激活，

给定的周期数将通过C4序列。

如果选择的是C4上的高，就不会有进一步的上升。

完成后的边缘变高。