FPGA配置：什么是最大时间PROG可以保持低延迟配置？

描述

问题描述：我想延迟我的FPGA配置一段时间后，上电。

对于我能延迟配置的时间有什么限制吗？

解决方案

（Xilinx解决方案492）说明PROG引脚上的最小脉冲必须是300纳秒。

然而，也有一个实际的最大时间，PROG引脚应该保持低。

将PROG保持在500微秒以上是不明智的。

为了延迟任意长时间的配置，保持/init低。

注：此信息是从（Xilinx XAPP122）

重要：这对于ViTeX器件来说是不成立的：没有最大值（XAPP138）。