ViTEX-我如何拉动输出到5V与外部上拉？

描述

一般描述：

我应该用什么电阻值向外拉动输出到5V？

解决方案

将输出拉到5V仅允许以下三个I/O标准：LVTTL、LVCMOS和PCI33 5。注意，被拉出的输出应该被置于三态状态中。

内部I/O上拉可以被视为50K欧姆电阻到VCCO（3.3V或2.5V）。因此，如果你想把I/O拉到比VCCO高的电压，你必须用小于50K欧姆的电阻来做这个。在ViTeX器件中，如果I/O被拉得高于VCCO +0.7V（阈值电压高于VCCO），电路允许禁用内部上拉。因此，如果你拉一个I/O到5V，没有静态电流到VCOO。然而，如果你没有拉过I/O过去VCCO +0.7V，内部上拉保持启用和“打架”与任何试图拉I / O.。

Xilinx建议使用4.7K欧姆上拉，但小于这个值的任何值都是有效的。

有关ViTeX器件5V接口的更多信息，请参考：

HTTP://www. xLimx.com /Studio/ViTre/TekTopIC/VTT0.2.PDF