2.1i基础时序仿真器——“在设计中加载时看到的“零点或溢出”错误)。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

2.1i基础时序仿真器——“在设计中加载时看到的“零点或溢出”错误)。

描述

关键词:除法,乘,零,碰撞,仿真器,计时

紧迫性:标准

一般描述:当一个设计文件加载到基础时序仿真器中时,会看到一个“除零或溢出”错误,仿真器关闭。

解决方案

这是一个已知的问题,并在2.1i Service PARK 2中得到了修正。

请登录后发表评论

    没有回复内容