12.1个时序约束——我如何指定一个内部分割/倍增时钟的CcLogiToOxOut/CordLytoToad Pad约束?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

12.1个时序约束——我如何指定一个内部分割/倍增时钟的CcLogiToOxOut/CordLytoToad Pad约束?

描述

如何用内部分割/乘法时钟指定CcLogiToToOutOutlook约束?

解决方案

因为CcLogyToOxOUT或CcLogiToPad Pad约束必须相对于时钟PIN,所以必须约束该时钟并调整计时值。

例如,假设您在内部使用一个“除以两个”时钟,并且希望有一个10 ns的时钟锁约束。您将约束相对于输入时钟,并在时钟边沿之后将计时值加倍至20 ns。

同样,如果你使用一个乘法时钟,你将减半你想要的计时值。

有关附加信息,请参见(赛灵思解答6905)(赛灵思解答2586).

有关时序限制的更多细节,请参见时序限制用户指南:HTTP://www. xLimx.COM/Sputto/DooptIs/SWIMANALS/XILIX12121/UG612PDF

请登录后发表评论

    没有回复内容