2.1i COREGEN,CYIP3:在计数器HDL行为模型中的错误时,选择变量和计数值=“max”被选中-Xilinx-AMD社区-FPGA CPLD-ChipDebug

2.1i COREGEN,CYIP3:在计数器HDL行为模型中的错误时,选择变量和计数值=“max”被选中

描述

关键词:CYIP3、分布式内存、RAM、VerTEX、Verilog、VHDL

紧迫性:标准

一般描述:
核心生成器计数器行为模型在“按变量计数”时不正确。
选择“限制计数=max”。

如果将计数类型设置为“按变量计数”,并与“2”的值联系在一起,则
在达到上限后,限制计数“计数为值”设置为“max”。
在计数中,实现的模块直接进入0001(1111+0010)的仿真中,
而行为模型先循环回到0000,然后再计数到0010, 0100……等等。

解决方案

这是一个已知的问题。

作为行为仿真模型中的bug的解决方案,可以执行后NGDBug
功能仿真代替行为仿真。

请登录后发表评论

    没有回复内容