描述
关键词：RAM、ROM、VIETEX
紧迫：热
一般描述：
核心发生器单端口和双端口的一些配置
在CYIP3中发布的分布式内存核在输出时可能在映射中失败
寄存器在模块中使用。
失败与以下映射错误相关：
“错误：XVKPU -不能遵守设计约束”
目前的评估是，映射似乎无法组合模块。
在单个CLB中具有分布式RAM元件的输出触发器。似乎也有
由于某些管道寄存器配置会产生一些影响。
解决方案
一
尝试在不请求注册输出的情况下重新生成分布式RAM。触发器可以是
单独生成并连接到RAM模块。
这种方法的缺点可能是CLB利用率较高，性能稍有下降。
因为RAM和寄存器逻辑将在单独的CLB中结束。
二
尝试用“创建RPM”选项重新选择内存。
这种解决方法的缺点是性能降低。
三
尝试更改管道级别的数量。在某些情况下，这将允许映射成功。
没有回复内容