基础2.1I+SP2：如何在基础示意图中实例化LVDS I/O

描述

关键词：基础、FDNTN、LVDS、VITEX-E

紧迫性：标准

一般说明：Sp2支持VelTeX-E已被添加到基础2.1i中，但是Schematic库不包含LVDS
输入输出缓冲器符号。LVDS引脚如何在电路图中实例化？

解决方案

而不是使用LVDS缓冲器使用常规的IFFS和OBUFS。注意，对于LVDS输入，只需要一个信号，而LVDS则需要一个信号。
输出双方，正和负输出（与逆变器）必须绘制。

在UCF中设置所有IFDS和OBUFS的IOVALID= LVDS属性，它们应该是LVDS。

Int& lt；输入缓冲器参考名& gt；iValue= LVDS；μLVDS输入
UntPutsFuffReRealRealEng= No.LVDS；正LVDS输出
UnputsFuffelx负引用名GT；IOVALID= LVDS；负负LVDS输出

通过双击缓冲符号，可以在示意编辑器中看到引用名称。

例如，输入缓冲区的有效行将是：

I.I2IO4IVLV= LVDS；

此外，对于所有LVDS I/O，引脚位置必须是固定的。实施
工具不能自动选择I/O对。

一个LVDS输入必须定位到一个积极的LVDS引脚。负引脚是
由工具选择。对于LVDS输出，正负两个输出。
Pin脚必须定位。

网络输入，LVDS LOC＝A5；αLVDS输入，正引脚位置
净输出，LVDSA正LoC＝D8；αLVDS正输出引脚位置
净输出，LVDSA负LOC＝C8；αLVDS负输出引脚位置

参考ViReX-E引脚表查找LVDS引脚对。