5.1i核心生成器,VANTAGE,VHDL -“错误:配置”CFGYBEH“不能创建,因为库已经具有同名的配置。(UTIL/LBR/58)-Xilinx-AMD社区-FPGA CPLD-ChipDebug

5.1i核心生成器,VANTAGE,VHDL -“错误:配置”CFGYBEH“不能创建,因为库已经具有同名的配置。(UTIL/LBR/58)

描述

紧迫:热

一般描述:

某些VHDL仿真器(例如VIEWLogic ValTAGE)不允许在库中不止一次编译给定名称的VHDL配置。因为(赛灵思解答6250)指示我在XILIXXCORILB库中使用VARD卡指定VHDL模型,在编译相同配置时遇到一个问题;报告如下错误:

“VHDL编译器,版本6.202

版权所有(C)1998,视逻辑系统公司。

工作库XILIXXCORILB“C:\TEMP\Test7\xILIXXCORILB.LIB”。

——

编译“C:\TEMP\Test7\xILIXXCORILB\PRIMSSIMSIMARCH.VHD”第1行…

编译实体XILIXXCORILB.C.BuFT

——

编译“C:\TEMP\Test7\xILIXXCORILB\PRIMSSIMSIMARCH.VHD”第27行…

A.C.Bufft.Actual.C

编译架构XILIXXCORILB.CYBUFT(行为)

——

编译“C:\TEMP\Test7\xILIXXCORILB\PRIMSSIMSIMARCH.VHD”第45行…

C.BuFT(行为)编译配置XILNXCORIEB.CFGYBEH

——

编译“C:\TEMP\Test7\xILIXXCORILB\PRIMSSIMSIMARCH.VHD”第50行…

编译实体XILIXXCORILB CPLULUP

——

编译“C:\TEMP\Test7\xILIXXCORILB\PRIMSSIMSIMARCH.VHD”第65行…

A.C.PulLUP。行为C

编译架构XILIXXCORILB.CU-PLULUP(行为)

——

编译“C:\TEMP\Test7\xILIXXCORILB\PRIMSSIMSIMARCH.VHD”第72行…

**错误:无法在库“工作”中创建配置CFGYBEH

(c:\TEMP\Test7\xILIXXCORILB.LIB)

因为同名的配置已经存在。

(LIABACCESS/127)

现有的配置与“Cu-BuFT行为”相关。

(LIABACCESS/131)

**错误:无法创建配置工作.CFGYBEH

CH拉起(行为)。(编译器/驱动程序/ 56)

——

5/6设计单位成功编译。

语法摘要:0个错误,0个警告。

这些错误是通过上拉、BUFT和CULUT模型看到的。

正如消息所示,VANTAGE不允许编译具有相同名称的配置,尽管这是一个完全有效的任务。

解决方案

上拉、BUFT和CULUT的“CFGYBEH”配置声明都位于PRIMSSIMSARCHAR.VHD文件中。由于它们实际上是空声明,所以简单地从这些模型中删除它们将防止错误。

请登录后发表评论

    没有回复内容