81i TrCE/时序分析器/约束-我可以通过IOB中的LD闩锁来约束路径(从:to)吗?(拉丁语Dayq)-Xilinx-AMD社区-FPGA CPLD-ChipDebug

81i TrCE/时序分析器/约束-我可以通过IOB中的LD闩锁来约束路径(从:to)吗?(拉丁语Dayq)

描述

可以通过IOB中的LD锁存器在连续路径上设置路径约束吗?

解决方案

由于闩锁被认为是组合逻辑,所以从约束到约束必须从PAD到闩锁和闩锁到PAD。

若要使约束通过锁存器,请将下面的行添加到PCF/UCF:

使能= LATE-DYQ;

请登录后发表评论

    没有回复内容