LogiRo.-我如何生成一个verilog或VHDL翻译后（后NGDBuild）门级仿真网表从LogICORE网表？

描述

关键词：核心发生器、仿真、缺失、模型、结构、模型

如何从LogICORE网表（例如，核心生成模块的EDIF或NGC实现网表）生成Verilog或VHDL翻译（POST NGDBuild）门级仿真网表？

解决方案

一

遵循以下步骤：

1。为核心生成NGD文件如下：

注：文件可以是EDFF或NGC。即CaleNeN.EDN或CaleNeM.NGC。

NGDBug -P& lt；PARTYNETYPE & GT；CORNAME.NGC—gt；生成一个名为“CONNAME.NGD”的文件。

例如：

NGDBug -P XC4VSX35FF6810 BRAM2048 x8NGC — &产生一个名为“BRAM2048 x8. NGD”的文件。

（如果您正在使用Xilinx项目导航器，这相当于只运行过程视图中的“平移”阶段，以XC4VSX35FFH68—10部分类型为目标）。

2。用NETGEN生成门级仿真网表如下：

注意1：必须在命令行模式下生成NETLIST，并且必须包含.NGD扩展名。
注2：如果您使用的是Xilinx软件的旧版本，则必须使用下面列出的解决方案2中的命令。

例如：

NETGEN—SIM -OFMT Verilog CernNeM.NGD
NEGGE-SIM OFMT VHDL CORNAME.NGD

三。如果你正在执行VHDL行为仿真，并用这个新模型代替核心生成模块，你只需要一个组件和实例化块来进行仿真和综合。来自核心生成器VHO文件的配置片段应该被注释掉。例如，对于8位加法器，应该注释以下块：

——SyopSysTraseLeon on
-所有：MyDADE8使用实体XILIXXCORILB.C.AddiSub V1Y0（行为）
-泛型映射
——C.SiNITYVAL＝& Gt；“0”，
——CY-AyType＝& Gt；0；
–CySycCulnEng=＝gt；0；
–C.HasyAnIt＝& Gt；0；
–CySycCyPixor＝& Gt；1；
. …（剩下的泛型省略）
结束；

——SyopSysTraseLeon on

4。如果你正在执行Verilog行为仿真，并用这个新模型代替核心生成模块，你只需要一部分模块声明和实例化块来进行仿真和综合。应该从库生成器VEO文件中注释库包含和模块声明的一部分。例如，对于AddioSub内核，应该注释以下块：

//SyopiStReTeleXOFF

“包括”XILIXXCORILB/CYADADSUVIV1O0.V“

//SyopiStRelATEXON

//SyopiStReTeleXOFF

C.AddiSub V1*0*
0，
“0000”
1，
16，
0，
0，
0，
1，
“0”
16，
1，
0，
.
.
.
1，
“0”
0，
1）
国际标准化组织
A（a），
b（b），
Cin（Cin），
q（q），
CLK（CLK）；

//SyopiStRelATEXON

二

注意：如果您使用的是Xilinx软件的旧版本（小于1.6i），则必须在步骤2中使用以下命令。

2。用适当的翻译器（VHDL网表的NGD2VHDL和Verilog网表的NGD2VER）生成门级仿真网表。

注意：必须在命令行模式下生成NETLIST，并且必须包含.NGD扩展名。

例如：

NGD2VER CONMENAM.NGD（Verilog）
NGD2VHDL CONMENAM.NGD（VHDL）