4.1i时序分析器/TrCE(跟踪)-无约束路径报告包含约束路径-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.1i时序分析器/TrCE(跟踪)-无约束路径报告包含约束路径

描述

一般描述:

当我产生一个无约束路径报告时,会有许多被约束覆盖的路径出现。哪个报告正确?

解决方案

如果约束路径出现在无约束路径报告中,这只是一个报告错误——PAR分析正在成功地工作。

如果在约束下出现路径,则该路径已经被覆盖,并且可以在无约束路径报告中被安全地忽略。

欲了解更多信息,请参见(赛灵思解答6447).

请登录后发表评论

    没有回复内容