FPGA 基本模块的主要功能

1．可编程输入/输出单元（I/O 单元）

FPGA 的 I/O 单元被划分为若干个组（Bank），每个 Bank 的接口标准由其接口电压 VCCO 决定，一个 Bank 只能有一种 VCCO，但不同 Bank的 VCCO 可以不同。只有相同电气标准的端口才能连接在一起，VCCO 相同是接口标准的基本条件

2．可编程逻辑块（CLB）

可编程逻辑块（CLB）是 FPGA 内的基本逻辑单元。每个 CLB 都包含：一个可配置开关矩阵（此矩阵有 4 或 6 个输入）、一些选型电路（多路复用器等）和触发器。开关矩阵是高度灵活的，可以对其进行配置以便处理组合逻辑、移位寄存器或 RAM。在 Xilinx 公司的 FPGA 器件中，CLB 由多个（一般为 2 个或 4 个）相同的 Slice 和附加逻辑构成。

基本结构（Slice）中包含 4 个查找表（LUT）、4 个存储单元、广函数多路器（Wide_function Mu ltiplexer）和进位逻辑，这种基本结构（Slice）称为Slice_L。另外，有些基本结构（Slice）中还包含使用 64 位 RAM 存储数据的功能和使用 32位寄存器移位或 2 个 16 位寄存器移位的功能，支持这些功能的基本结构称为 Silce_M。

3．时钟管理模块（CMT）

每个 7 系 FPGA 最多有 24 个 CMT，每一个 CMT 都包含一个 MMCM（混合模式时钟管
理器）和一个 PLL（相位锁相环），提供了时钟合成（clock frequ ency synthesis）、倾斜矫正
（deskew）、过滤抖动（jitter filtering）等功能。

4．嵌入式块 RAM（BRAM）

大多数 FPGA 都具有内嵌的块 RAM，这样极大地拓展了 FPGA 的应用范围和灵活性。块
RAM 可被配置为单端口 RAM、双端口 RAM、内容地址存储器（CAM）及 FIFO 等常用存储
结构。CAM 存储器在其内部的每个存储单元中都有一个比较逻辑，写入 CAM 中的数据会和
内部的每一个数据进行比较，并返回与端口数据相同的所有数据的地址，因而在路由的地址
交换器中有广泛的应用。除了块 RAM，还可以将 FPGA 中的 LUT 灵活地配置成 RAM、ROM
和 FIFO 等结构。在实际应用中，芯片内部块 RAM 的数量是选择芯片的一个重要考虑因素。

5．丰富的布线资源

布线资源连通 FPGA 内部的所有单元，而连线的长度和工艺决定着信号在连线上的驱动
能力和传输速度。FPGA 芯片内部有着丰富的布线资源，根据工艺、长度、宽度和分布位置
的不同而划分为 4 种类别。第一类是全局布线资源，用于芯片内部全局时钟和全局复位/置位
的布线；第二类是长线资源，用以完成芯片 Bank 间的高速信号和第二全局时钟信号的布线；
第三类是短线资源，用于完成基本逻辑单元之间的逻辑互连和布线；第四类是分布式的布线
资源，用于专有时钟、复位等控制信号线。

6．底层内嵌功能单元

内嵌功能单元主要是指 DLL（延迟锁相环）、PLL（锁相环）、DSP 和 CPU 等软处理核
（SoftCore）。现在越来越丰富的内嵌功能单元，使得单片 FPGA 成为系统级的设计工具，使其
具备了软硬件联合设计的能力，逐步向 SOC 平台过渡。
DLL 和 PLL 具有类似的功能，可以完成时钟高精度、低抖动的倍频和分频，以及占空比
调整和移相等功能

7．内嵌专用硬核

内嵌专用硬核是相对底层嵌入的软核而言的，是指 FPGA 处理能力强大的硬核（Hard
Core），等效于 ASIC 电路。为了提高 FPGA 性能，芯片生产商在芯片内部集成了一些专用的
硬核。例如，为了提高 FPGA 的乘法速度，主流的 FPGA 中都集成了专用乘法器；为了适用
通信总线与接口标准，很多高端的 FPGA 内部都集成了串并收发器（SERDES），可以达到数
十吉比特每秒的收发速度。ZYNQ-7000 系列 FPGA 内部嵌入了 ARM9 双硬核，方便实现软硬
件协调设计，使软硬件开发无缝连接。