如图出现如下错误
![图片[1]-紫光同创软件 Pango Design Suite (PDS) 报错 synplify.srr failed 的解决办法-Pangomicro紫光同创论坛-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2022/12/31672288787.png)
只需要设置project-setting 中吧synplify改成ADS，再重新编译即可。因为默认是synplify，如果没有license。只需要把编译器改为ADS即可编译verilog
![图片[2]-紫光同创软件 Pango Design Suite (PDS) 报错 synplify.srr failed 的解决办法-Pangomicro紫光同创论坛-FPGA CPLD-ChipDebug](http://chipdebug.com/wp-content/uploads/2022/12/21672288789.png)
如果你习惯用synplify作为综合工具，找pango去申请一个synplify的 license吧！
如图出现如下错误
只需要设置project-setting 中吧synplify改成ADS，再重新编译即可。因为默认是synplify，如果没有license。只需要把编译器改为ADS即可编译verilog
如果你习惯用synplify作为综合工具，找pango去申请一个synplify的 license吧！
没有回复内容