FPGA配置XC3000／4000/5000 -长计数匹配尚未满足

描述

为了使3000, 4000、5200系列FPGA进入启动序列并完成配置过程，必须满足两个条件：

-所有数据帧必须正确加载到内存中，导致内存已满。γ

必须发生长计数匹配。

解决方案

在配置过程中迄今为止使用的CCRK周期的总数与比特流头部中的24位长度计数值相等时，出现长计数匹配。

在所有数据帧已加载且配置内存已满后，必须进行长计数匹配。如果长计数匹配发生得太早（在内存满之前），那么24位长计数计数器将需要“翻转”，才能满足这些条件。这可以通过应用（或允许FPGA应用）2 ^ 24（～18000000）额外的CCRK周期来测试。γ

这种情况可能是由于在加载前导码之前，在配置过程开始时应用（或允许FPGA应用）额外的CCRK周期引起的。这可以通过再次检查在前导之前在DOUT上观察到多少填充位来验证。号码不应超过8加1.5 CCK延迟时间。γ

另一个可能的原因可能是配置过程不允许过早完成或终止。检查CCLK仍在运行（仅主控）。即使在LengthCount Match满意之后，还需要额外的时钟来输入并完成启动序列。（注意：配置流中的比特总数总是大于长度计数）。