VyTEX/-E/- II,SpartanII -配置后未使用的I/O引脚会发生什么?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

VyTEX/-E/- II,SpartanII -配置后未使用的I/O引脚会发生什么?

描述

一般描述:

未配置的I/O引脚在ViTeX、ViTEX-E、ViTEX II和SMTAN II器件上发生了什么?

解决方案

未使用的引脚通过内部弱拉下拉。下拉值在50K-150 K欧姆范围内。

如果需要文档,则在“配置”下的ViTeX数据表中提供信息。

HTTP://www. xLimx.COM/XLNX/XWeb/XILIPu外宣sIdx.jSP

未使用的I/O状态可以通过BITGEN选项来设置:

BITGEN -G UnEdEDPIN:上拉

对于ViTeX器件可用的BITGEN选项列表,键入“BITGEN -H VIETEX”。

笔记:

如果需要,用适当的器件架构替换“ViTEX”。

-列出的第一个值是默认值。例如,“下拉”是“UnEdEdPin选项:UnusedPin Pulldown,PulLUP,Pullnone”的默认值。

3.1i设计工具不为“BITGEN -H VIETEX”命令列出此选项。该选项用于此器件,但从命令帮助信息中丢失。

这是固定在4.1I设计工具发布。

未使用的PWRDNW或JTAG引脚可以通过设置BitGen中的选项来获得内部上拉。

请登录后发表评论

    没有回复内容