ViTeX配置-器件将不会启动配置-Xilinx-AMD社区-FPGA CPLD-ChipDebug

ViTeX配置-器件将不会启动配置

描述

我的ViTeX器件将不会启动配置过程。

解决方案

在将任何数据加载到器件之前,必须加载同步字(0xAA9566)。如果没有正确加载,所有数据将被忽略。如果配置是通过SeltMMAP接口完成的,请确保D0是数据字的MSB。如果数据向后加载,则不会同步。

如果模式引脚设置不正确,器件可能无法配置。例如,如果意图

是配置在主串行和模式引脚意外设置为从串行,器件

将期待一个时钟,但没有人会来。

如果在模式引脚上没有其他负载,内部上拉将它们拉到逻辑电平。

一个。如果他们需要下拉,确保在引脚的电压水平足够低。

PROG引脚必须在器件配置之前释放(以及它之后的init线)。

过程。如果有外部负载拖动PROG或init低,则器件不能被配置。

无论是串行模式还是SelectMAP模式。如果仅将init拉低,则可以通过器件配置该器件。

JTAG。但是如果PROG被拉低,则该器件不能以任何模式配置。

请登录后发表评论

    没有回复内容