2.1i COREGEN,CYIP4:“致命的:对于A1/RAMY0/BITY1的RPM安排不能因为资源争用而被放置在A/RAMY0的RPM安排中。”对于基于RAM的移位寄存器-Xilinx-AMD社区-FPGA CPLD-ChipDebug

2.1i COREGEN,CYIP4:“致命的:对于A1/RAMY0/BITY1的RPM安排不能因为资源争用而被放置在A/RAMY0的RPM安排中。”对于基于RAM的移位寄存器

描述

关键词:COREGEN,RPM,RAM,基于移位寄存器

紧迫性:标准

一般描述:
当生成具有以下组合的基于RAM的移位寄存器时
选项:

“创建RPM”=真
“寄存器末位”=真
“时钟使能”=真
“同步控制重写CE”=真
“同步设置”=除“没有”以外的任何东西
“异步设置”=除“没有”以外的任何东西

核心将在内核生成器中出现以下错误信息:

致命的:由于资源争用,A1/RAMY0/BITY1的RPM安排不能放置在A/RAMi0的RPM安排中。
错误:发生内部错误。请致电Xilinx支持。
致命:由于资源分配不完整,无法为A1放置行模板安排。
错误:发生内部错误。请致电Xilinx支持。
警告:核心A1没有产生产品IMPNETLIST。
调试:实现网表失败!!
错误:生成A1时遇到的错误(RAM-BaseDeStftIX寄存器1)。没有生成输出文件。

解决方案

若要解决此问题,请尝试禁用“创建RPM”选项。缺点
性能是否会在一定程度上恶化。

请登录后发表评论

    没有回复内容