描述
关键字：Service PACK、Read、Solaris、软件更新、2.1ISP6、Service PACK 6
紧迫性：标准。
一般描述：
此应答记录包含关于Solaris的2.1i Service PACK 6的自述文件的信息。
解决方案
这个2.1i Service PACK 6更新旨在更新Solaris工作站上的所有2.1i联盟安装。
在以前的2.1i服务包中打包的所有修复程序都包含在Service PACK 6中。安装较早的服务包是不必要的。
执行更新安装说明：
1。下载21IySP6IOntRealTysSOL.TAR.Gz更新文件HTTP://www. xLimx.COM/XLNX/XILL SWIOUPDATES.HOM.JSP
2。将下载的文件解压到空的“分级”目录中。
例如：
CD/HOST/STECTIGN DIR
GZIP-D 21IY SP6A实现
焦油XVF 21IY SP6A实现SOL.TAR
三。运行“Salali.C22.5/Stutter”。
器件数据文件更新安装说明：
1。下载21IYSP6XDATASOL.TAR.Gz更新文件HTTP://www. xLimx.COM/XLNX/XILL SWIOUPDATES.HOM.JSP
2。将下载的文件解压到空的“分级”目录中。
例如：
CD/HOST/STECTIGN DIR
GZIP-D 21IYSP6XDATAYSOL.TAR.GZ
焦油XVF 21IYSP6A DATAL SOL.TAR
三。运行“SoDATA.C22.6/St设置”
注释1：在安装操作期间指定的目标目录必须包含现有的2.1i安装。只有现有的文件将被更新。在添加服务包更新之前，应该首先从2.1i CD安装任何未安装的新器件支持。
注2：在开始安装Service PACK 6之前，应设置Xilinx 2.1i环境变量。
有关实现工具更新内容的信息，请参阅（赛灵思解答8911）.
下面的产品和问题在2.1i Service PACK 6中得到解决
回注
2.1NGDNNO-NGDANNO离开块RAM输入，如果它们由多个电源/地或恒定信号驱动，则不连接。
（赛灵思解答6665）
2.1i VIETEX NGANDNO-VIETEX单端口和双端口RAM的物理环境仿真报告设置违规。
（赛灵思解答7322）
2.1i-Verilog UNISIM和Cadence概念模型不使用GLBR.GSR用于块RAM
（赛灵思解答7331）
2.1i ViTEX NGANNONO -反向注释延迟增加了3.7 ns到IOB上的3-状态信号。
（赛灵思解答7336）
2.1i ngDANNO——“InnalAuthError：ANNO:AX.C:2094:1.1.2.40.2.4-AX::FixBuffSeDePin（）不能处理这个配置。”
（赛灵思解答6913）
比特根
2.1i ViReX-E位元-在VelTEX-E中的DLL反馈2x存储单元的方程是不正确的。
（赛灵思解答8854）
2.1i VixeBITGEN—来自BitGen的VITEX位文件，默认选项会导致CLKDLL的不正确行为。
（赛灵思解答8244）
2.1i VixeBITGEN -“警告：Bitgen：73 -找不到弧……”
（赛灵思解答7186）
约束编辑器
2.1i约束编辑器-Spartan20 PQ208禁止配置引脚的I/O位置不正确。
（赛灵思解答7235）
2.1i约束编辑器-MultTraceEddio.EXE：发生了应用程序错误。（赛灵思解答7050）
磁芯发生器
2.1i核心生成器-不是所有的EDF文件复制时，我产生的核心组成的多个EDF文件。
（赛灵思解答8497）
2.1i基础核心生成器“线：3错误的现场总线数”在符号生成期间被报告在模块上。
（赛灵思解答7151）
2.1i基础核心生成器“未扩展的块错误……因为找不到块上的一个或多个引脚。”
（赛灵思解答6853）
2.1i基础核心生成器- VIETEX变量并行乘法器可选引脚出现在基础符号时，他们没有要求。
（赛灵思解答7397）
CPLD
2.1i XC9500系列TSIM – TPTA2计时值已被添加。
（赛灵思解答8822）
2.1i XC9500系列HITOP产品术语在分配给不同引脚时被fitter移除。
（赛灵思解答8502）
2.1i XC9500系列HITOP – Watson内部错误发生在时序优化中。
（赛灵思解答8824）
2.1I 9500／XL -负边缘触发全局时钟信号不正确的时序模型。
（赛灵思解答7948）
2.1i 9500 XL HIPOP设计不适用于2.1i软件。
（赛灵思解答8095）
2.1i 9500 XL HITOP – A & lt；函数& gt；= vcc的错误实现。
（赛灵思解答7314）
2.1I 9500／XL TAGETE-程序异常终止。
（赛灵思解答8109）
2.1i HITop-HIToP使用慢速旋转时，通过GTS引脚路由内部BUFG网络。
（赛灵思解答7760）
2.1IHOPT-WITH报告显示VCCIO引脚作为XC9588XL BG256上的领带。
（赛灵思解答6683）
2.1i HITop-HITOP不适合DFF-GT；
（赛灵思解答7337）
设计管理器
2.1I设计管理器介绍了UCF宣言的新行为。
（赛灵思解答726）
2.1i设计管理器-当通过Pror or DM运行PLDYDSGMGR或使用示例PAR tab的“设计管理器”选项时，我不能选择实现选项。
（赛灵思解答6554）
2.1i设计管理器-服务器报告异常错误。
（赛灵思解答6660）
平面刨床
2.1i平面设计器-映射文件命名对设计管理器造成了问题。
（赛灵思解答6438）
FPGA编辑器
2.1i FPGA编辑器-“访问违规（0xC000 000）），地址0x00 3652E0（编辑CLB/IOB/切片和保存）。
（赛灵思解答7713）
2.1i FPGA编辑器-“错误：便携性：90 -命令行错误：开关”USEDPIN是意外的。
（赛灵思解答7329）
2.1i FPGA编辑器-繁忙游标不用于许多长进程。
（赛灵思解答7334）
硬件调试器
2.1i硬件调试器-并行电缆没有完成VIETEX链。
（赛灵思解答7763）
JTAGProgrammer
2.1i JTAGProgrammer- 9500 / XL取消选择程序选项-gt；“擦除Program之前”不起作用。
（赛灵思解答8538）
2.1i JTAGProgrammer-XC1801器件支持。
（赛灵思解答8851）
2.1i JTAGProgrammer-SpartanII家庭的器件支持。
（赛灵思解答8852）
2.1i JTAGProgrammer- 1802 PROM支持被添加在2.1i软件中。
（赛灵思解答8264）
2.1i JTAGProgrammer- ViTeX-E BSDL文件是可用的。
（赛灵思解答8312）
2.1i JTAGProgrammer——“错误：JTAG——无法定位BSDL文件’C.BSD ‘。”
（赛灵思解答8108）
2.1i 1800 JTAGProgrammer-有1800个系列PROM的JTAG支持吗？
（赛灵思解答6850）
2.1i VIETES JTAGProgrammerVixTeX配置需要一个初始停机顺序。
（赛灵思解答7319）
2.1i JTAGProgrammer-“错误：JTag -边界扫描”程序“操作不支持……”当我使用的是Save2000的X2PL PQP100时报告。
（赛灵思解答6764）
2.1i JTAGProgrammer-当我配置4010XL时，完成的PIN不高。
（赛灵思解答7049）
库
2.1i UNISIMS/SimPRES-CLKDLL在RST被断言后不锁定。
（赛灵思解答1825）
2.1i XSI库-双向I/O有一个额外的反演推断（IOBUFIN）。
（赛灵思解答7470）
SyopSysFPGA编译器1998年08/95.05在综合过程中忽略了VIETEX IOBs的转换速率规范。
（赛灵思解答6588）
映射
2.1i XC400 0xl映射-“FATALOLIGROUP：OLDMAP:x4EMAGEG.C:2410:1.1.2.6-检测到非法合并。”
（赛灵思解答7142）
2.1i ViTEX-MAP MAP不将两个无约束的SRL16s放入一个ViTEX切片中。
（赛灵思解答6793）
2.1i VIETEX-MAP-“FATALLUBEXCEL:XVKPU:XVKPuloCal.C:246:1.3”。
（赛灵思解答8092）
2.1i VIETEX-MAP映射使用不正确的JF设置用于CLKDLHF。
（赛灵思解答7709）
2.1i VIETEX映射-“异常：访问违例（OXC000 00 5）），地址：OX0255920。
（赛灵思解答7264）
2.1i VIETEX-MAP-映射在无源网络中的设计结果，导致DRC错误。
（赛灵思解答7364）
2.1i VIETEX映射-默认的输入路径延迟元件使用正在改变。
（赛灵思解答7728）
2.1i ViTeX-MAP映射挂在“读取NGD文件…”上的XCV1000设计。
（赛灵思解答7453）
2.1i VIETEX MAP-映射器在F6MUX由两个F5MUX驱动时创建一个不可路由连接。
（赛灵思解答7466）
2.1i VIETEX-MAP-“FATALHOLLATE:XVKPK:XVKPKSPLA.C:146:1.30”
（赛灵思解答7487）
2.1i VIETEX-MAP映射从Floorplanner约束创建坏的.PCF约束。
（赛灵思解答7325）
2.1i 400 0x*MAP- MAP写入一个坏约束，导致“错误：OLDMAP：563 – Bel类型”PAD“不支持”。
（赛灵思解答6319）
2.1i ViTrime-映射裁剪当FF被推入IOB时反相器。
（赛灵思解答7279）
2.1i ViTEX-MAP- VIETEX映射器处理OBUF驱动PU、PD或保持器不一致。
（赛灵思解答7349）
2.1i VIETEX-MAP MAP配置了PWR/GND驱动的BUFT，这种方式在硬件中不起作用。
（赛灵思解答7008）
2.1i ViTrime/PAR设计结合非RoCo进位链和宏失败。
（赛灵思解答7086）
2.1i VIETEX映射-“错误：XVKPU -不能遵守设计约束……”
（赛灵思解答6708）
2.1i VIETEX MAP- VIETEX封隔器未能正确处理本地输出指令。
（赛灵思解答7321）
NGDBug
2.1iSpartanII NGDBug——“错误：NGDHelp: 312逻辑块”$ & lt；gt；“StuttupSSPANT2”未展开。
（赛灵思解答8424）
2.1i ngdBuff-ngdBube忽略了驱动IOB组件（由约束编辑器创建）的驱动强度约束。
（赛灵思解答7071）
2.1i ngdBuff-TNMyNE通过DLL传播到没有同步负载（两个问题）。
（赛灵思解答7351）
包文件
2.1iSpartanII包文件- TQ144包已被添加到SpartanII。
（赛灵思解答8296）
2.1i ViReX-E包- XV600 E FG900和XV1000 E FG1156包包含不正确的Bank信息。
（赛灵思解答8298）
2.1iSpartanII包文件-新包文件可与Service PACK 3一起使用。
（赛灵思解答8118）
2.1i包文件-一个不正确的位置Spartan40XL BG256完成引脚在PAD报告中指定。
（赛灵思解答7736）
2.1i SPARTANXL——CS280软件包在M2.1i软件中丢失。
（赛灵思解答7326）
2.1i包文件- 40150 XV BG432包是不正确的。
（赛灵思解答7185）
标准
2.1i VIETEX PAR -“设计规则：533—NETCHECK:不正确的路由。信号N141路由过多的无缓冲连接。
（赛灵思解答8925）
2.1iSpartanXL PAR -路由器与XI软件相比，在XCS30XL和XCS40XL设计上给出了差的结果。
（赛灵思解答8421）
2.1i VIETEX PAR MPPR和非MPPR运行对于相同的成本表给出不同的结果。
（赛灵思解答8371）
2.1i XV400 0xl PAR引导的XC400 0xl器件的PAR在2.1i Service PACK 1或Service PACK 2中不工作。
（赛灵思解答7938）
2.1i VIETEX映射- MUXCY和触发器之间的反转被丢弃。
（赛灵思解答8490）
2.1i XV1000 E PAR – XV1000 E的数据文件修复可以改善一些设计的布局结果。
（赛灵思解答8297）
2.1i VIETER PAR路由器难以连接块RAM引脚。
（赛灵思解答7813）
2.1i PAR PAR和TRCE报告相同路由的不同号码。
（赛灵思解答7827）
2.1i VIETEX PAR -“FATALOLULITY：实用工具：BasgChanjPrime.C:202.1.1.4.2–CG求解器：残差”。
（赛灵思解答8093）
2.1i ViTEX-E PAR -砂土继续，即使LVDS I/O COMPs没有定位约束。
（赛灵思解答8094）
2.1i PAR -“应用程序错误已经发生。异常：访问违例（0xC000 000），地址：0x03313B9
（赛灵思解答7245）
2.1i 400 0xL/XV PAR -A禁止约束被忽略。
（赛灵思解答7296）
2.1i VIETEX PAR – PC崩溃发生后，“开始砂矿”。
（赛灵思解答7372）
2.1I400 0xL/XV PAR – Watson博士在路由过程中出错。访问违例（0xC000 000），地址：0x024B0B1。
（赛灵思解答7249）
2.1i VIETEX PAR – PAR结果文件报告逻辑级别的错误数目。
（赛灵思解答7734）
2.1i VIETEX PAR -砂器已被增强，使用Max偏爱为外部时钟网络分配二次全局时钟缓冲器。
（赛灵思解答7316）
2.1i VIETEX PAR -“FATALOLIGROUP：PAST:XVKAPAPLA.C:1860:1.1.2.21.2.1”
（赛灵思解答6690）
2.1i VIETEX PAR -VIETEX设计花费太长时间来路由PWR/GND信号。
（赛灵思解答6739）
2.1i SPARTANXL PAR PAR在运行成本表两次时未能产生一致的结果。
（赛灵思解答7335）
2.1i ViTEX PAR-VIETEX设计在放置时内存不足。
（赛灵思解答6953）
2.1i VIETER PAR路由器终止并报告PWR/GND路由过程中的分段故障。
（赛灵思解答7064）
2.1i PAR-PAR不能在运行回合引擎时忽略低端结果（忽略“-s”）
（赛灵思解答7350）
2.1i VIETEX PAR -砂矿离开高扇出网的源引脚未置位，导致路由器崩溃。
（赛灵思解答7345）
2.1i VIETEX PAR -砂矿忽略了包含IOB的列表约束。
（赛灵思解答7078）
2.1iSpartanXL PAR -“FATALL错误：路由：Basrthnal.C:241:1.1.2.2-进程将终止。”
（赛灵思解答7342）
速度文件
2.1i VIETEX速度文件-已作出改变，以纠正乐观块RAM时序。
（赛灵思解答8910）
2.1iSpartanII速度文件-SpartanII速度等级现在标记先进。
（赛灵思解答8846）
2.1i ViTEX速度文件- ViTeX速度文件已被修改以支持功率估计器工具。
（赛灵思解答8845）
2.1i ViTEX-E速度文件-新的速度文件可用于ViTEX-E。
（赛灵思解答8294）
2.1i速度文件-在Service PACK 3中有几个速度文件更改可用。
（赛灵思解答8117）
2.1i ViTEX速度文件-新的ViTeX速度文件可在2.1i服务包1。
（赛灵思解答7327）
2.1i XC400 0xV速度文件- 2.1i Service PACK 1更新包含初步XC400 0xV速度数据。
（赛灵思解答7330）
2.1i SPARTANXL速度文件-更新的速度文件可用于-5初步速度等级。
（赛灵思解答7352）
2.1i ViTEX速度文件-缺少VIETEX引脚到PIN时序值导致过度乐观的延迟。
（赛灵思解答7341）
计时
2.1i时序分析器-当选择自定义源时发生内存泄漏。
（赛灵思解答8327）
2.1i时序分析器-在HP 10.20平台上启动时序分析仪时出现总线错误。
（赛灵思解答7192）
2.1i 9500 xL时序分析器- CPLD的自定义报告导致堆栈错误错误（TimeGAN.EXE，MFC42.DLL）或进程退出代码2。
（赛灵思解答7312）
2.1i Virtex Floorplanner -由于堆栈溢出而发生崩溃。
（赛灵思解答7448）
2.1i ViTeX定时-后注解VIETEX定时在报告延迟下。
（赛灵思解答6964）
2.1I 400 0E /Spartan定时-后注解XC400 0E和Spartan延迟报告不足。
（赛灵思解答6965）
2.1i时序分析器-时序分析器只产生没有先进分析的路径的约束的摘要报告。
（赛灵思解答6825）
2.1i TrCE/NGDBug /时序分析器/ FPGA编辑器- min延迟和变化速度等级执行后不工作
（赛灵思解答6959）
2.1i TrCE-路径被报告为错误的时序约束。
（赛灵思解答7340）
没有回复内容