信号完整性(所有的FPGAs)-信号放置如何影响在地面反弹成为问题之前,器件可以支持的SSOS数量?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

信号完整性(所有的FPGAs)-信号放置如何影响在地面反弹成为问题之前,器件可以支持的SSOS数量?

描述

一般描述:

信号中的哪一个Bank有区别吗?例如,假设我有8个信号:BANG1中的4个,BANG2中的4个,或者BANG1中的8个。当所有信号都在BANG1中时,地面反弹更容易发生吗?似乎问题是在地平面上的扰动,并且因为只有一个接地平面,所以信号放置不重要。

解决方案

有关处理SSOS的详细讨论,请参阅Xilinx XAPP68):“管理大型FPGA的地面反弹。”

信号放置很重要,因为在今天的FPGA开关的非常高的频率下,最小化信号必须穿过参考平面的距离是至关重要的。可以安全处理的SSO数目与有效VCCO/GND对的数量和接近程度直接相关(注意有效配对的数目与实际的配对数目不相同;在器件数据表中概述有效配对的数目)。

扩展信号总是更好的,因为这有效地增加了VCCO/GND对每I/O的比率。要记住的一个重要的点是VCC和GND平面不是理想导体,在这个意义上,高频信号需要有限的时间来从一个POI传播。在飞机上的NT到另一个。

请登录后发表评论

    没有回复内容