61I冲击/芯片显示器-如何影响或ChIPSCAM确定配置后的状态引脚的状态?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

61I冲击/芯片显示器-如何影响或ChIPSCAM确定配置后的状态引脚的状态?

描述

一般描述:

当使用冲击软件配置ViTeX器件时,配置完毕后报告已完成PIN的状态。这是怎么运作的?

解决方案

冲击

为了确定已完成PIN的状态,Effice通过JTAG检查“指令捕获”值。γ

每当JTAG TAP状态机通过捕获IR移动时,指令捕获值被放置在指令寄存器中。指令捕获位的含义在BSDL文件中定义;一位表示已完成PIN的状态。

芯片/ JTAGProgrammer

ChipScope和JTAGProgrammer使用另一种方法来检查已完成PIN的状态:它检查器件的状态寄存器。γ

如果选择了BITGEN选项(禁用读回),则状态寄存器不随已完成PIN的状态而更新。在这种情况下,JTAGProgrammer报告不能确定完成PIN的状态。

请登录后发表评论

    没有回复内容