FPGA自动仿真的tcl脚本分享-FPGA常见问题社区-FPGA CPLD-ChipDebug

FPGA自动仿真的tcl脚本分享

quit -sim

.main clear

vlib work

vlog ./tb_fsm.v //仿真文件名

vlog ./../design/*.v //设计文件

vsim-voptargs=+acc work.tb_fsm

virtual type {

{7'b0000001 IDLE}

{7'b0000010 HALF}

{7'b0000100 ONE}

{7'b0001000 ONEHALF}

{7'b0010000 TWO}

{7'b0100000 WATER1}

{7'b1000000 WATER2}

} abc;

virtual function {(abc)/tb_fsm/inst_fsm/state} new_state //仿真文件名/例化名

add wave /tb_fsm/inst_fsm/* //仿真文件名/例化名

run 1000ms

 

请登录后发表评论

    没有回复内容