CPLD ChanRunsXPLA3-端口如何启用PIN工作?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

CPLD ChanRunsXPLA3-端口如何启用PIN工作?

描述

端口如何启用PIN工作?

解决方案

XPLA3JTAG管脚可用于两用I/O,以增加I/O计数。端口使能引脚对于CurnRunsXPLA3家族是独一无二的。

此引脚允许容易重新建立JTAG的引脚,如果这些引脚已被用作规则I/O后Program。您可以使用以下之一来使用XPLA3族的JTAG管脚:

  • 使用JTAG专用
  • 使用JTAG引脚作为常规I/O(JTAG禁用)
  • 使用JTAG引脚作为JTAG和I/O接口

JTAG专用

软件

JTAG引脚默认为专用或预留。为了验证这一点,请确保检查“备用ISP引脚”选项。要在ISE软件中找到这个选项,右键单击实现设计-GT;过程-GT;属性-GT;高级标签-GT;“保留ISP引脚”。

如果此选项卡不可用,请通过选择Edg-≫Popy & Gt;进程Tab和选择“Advest.”来打开高级选项。

硬件

连接端口启用PIN Low。

仅I/O(JTAG禁用)

软件

取消选中“备用ISP引脚”选项。要在ISE软件中找到这个选项,右键单击实现设计-GT;过程-GT;属性-GT;高级标签-GT;“保留ISP引脚”。

如果此选项卡不可用,请通过选择Edg-& Gt;Popy & Gt;进程Tab和选择“Advest.Pin”针将您的信号分配给JTAG管脚,就像您将任何其他I/O引脚一样,打开高级选项。

硬件

将端口允许引脚接地。

JTAG引脚作为JTAG和I/O

软件

取消选中“备用ISP引脚”选项。要在ISE设计工具中找到这个选项,右键单击实现设计-GT;过程& GT;属性-GT;高级标签-&;“保留ISP引脚”。

如果此选项卡不可用,请打开高级选项。通过选择Edg-≫Popy & Gt;进程Tab和选择“Advest.Pin”,将您的信号分配给JTAG管脚,就好像它们是任何其他I/O引脚一样。

硬件

端口使能引脚必须上电低。如果不是这种情况,可能会出现不正确的自配置。

当端口使能引脚为Low时,JTAG引脚作为常规I/O函数。

当端口使能引脚为高时,JTAG引脚恢复其JTAG功能。您可以确定实现。

图片[1]-CPLD ChanRunsXPLA3-端口如何启用PIN工作?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

对于其他常见的CPLD问题,请参阅Xilinx CPLD的技术提示FAQ(赛灵思解答24167)

请登录后发表评论

    没有回复内容