如何禁止vivado自动生成 bufg

方法 1

在 自动生成bufg 的出发引脚，设置net 的属性   ：

set_property CLOCK_BUFFER_TYPE NONE [get_nets -of_object [get_pins {indly_cmpl_3step/o_after_dly}]]

在到达引脚，设置 dont_touch 属性

在 template 中有一个理论上和此条约束功能一样的 verilog描述语句，实际测试 并没有稳定生效

方法 2

在 synthesis 的设置页面，规定 bufg的数量和期望的 bufg 相同，工程中实际用到的 bufg 用原语生成，不过此方法不太灵活，添加代码不会再自动生成 bufg