FPGA笔记 | 什么是状态机-FPGA常见问题社区-FPGA CPLD-ChipDebug

FPGA笔记 | 什么是状态机

简述状态机的本质和适应的逻辑设计场合

状态机的本质就是对具有逻辑顺序或时序规律事件的一种描述方法。这个论断的最重要的两个词就是“逻辑顺序”和“时序规律”,这两点就是状态机所要描述的核心和强项,换言之,所有具有逻辑顺序和时序规律的事情都适合用状态机描述。对于逻辑电路而言,小到一个简单的时序逻辑,大到复杂的微处理器,都适合用状态机方法进行描述。

状态机的基本要素有哪些

它们是:状态、输出和输入。

状态:也叫状态变量。在逻辑设计中,使用状态划分逻辑顺序和时序规律。比如,设计伪随机码发生器时,可以用移位寄存器序列作为状态;在设计电机控制电路时,可以以电机的不同转速作为状态;在设计通信系统时,可以用信号的状态作为状态变量等。

输出:输出指在某一个状态时特定发生的事件。如设计电机控制电路中,如果电机转速过高,则输出为转速过高报警,也可以伴随减速指令或降温措施等。

输入:指状态机中进入每个状态的条件,有的状态机没有输入条件,其中的状态转移较为简单,有的状态机有输入条件,当某个输入条件存在时才能转移到相应的状态。根据状态机的输出是否与输入条件相关,可将状态机分为两大类:摩尔(Moore)型状态机和米勒(Mealy)型状态机。

摩尔状态机:摩尔状态机的输出仅仅依赖于当前状态,而与输入条件无关。米勒型状态机:米勒型状态机的输出不仅依赖于当前状态,而且取决于该状态的输入条件。

两段式、三段式FSM描述方法的基本结构如何

状态机描述时关键是要描述清楚几个状态机的要素,即如何进行状态转移,每个状态的输出是什么,状态转移的条件等。具体描述时方法各种各样,最常见的有三种描述方式。

一段式:整个状态机写到一个always模块里面,在该模块中既描述状态转移,又描述状态的输入和输出。二段式:用两个always模块来描述状态机,其中一个always模块采用同步时序描述状态转移;另一个模块采用组合逻辑判断状态转移条件,描述状态转移规律以及输出。三段式:在两个always模块描述方法基础上,使用三个always模块,一个always模块采用同步时序描述状态转移,一个always采用组合逻辑判断状态转移条件,描述状态转移规律,另一个always模块描述状态输出(可以用组合电路输出,也可以时序电路输出)。

一般而言,推荐的FSM 描述方法是后两种。FSM和其他设计一样,最好使用同步时序方式设计,以提高设计的稳定性,消除毛刺。状态机实现后,一般来说,状态转移部分是同步时序电路而状态的转移条件的判断是组合逻辑。

图片[1]-FPGA笔记 | 什么是状态机-FPGA常见问题社区-FPGA CPLD-ChipDebug

FSM描述何时使用阻塞赋值,何时使用非阻塞赋值

为了避免不必要的竞争冒险,不论是做两段式还是三段式FSM 描述时,必须遵循时序逻辑always模块使用非阻塞赋值“<=”,即当前状态向下一状态时序转移,和寄存FSM 输出等时序always模块中都要使用非阻塞赋值;而组合逻辑always模块使用阻塞赋值“=”,即状态转移条件判断,组合逻辑输出等always模块中都要使用阻塞赋值。

一般非阻塞赋值用于时序逻辑,而阻塞赋值用于组合逻辑;非阻塞赋值语句是并行执行的,等到一个时钟完成后才完成赋值,而阻塞赋值是顺序执行的,下一条赋值语句要等到上一条赋值语句完成后才能赋值,并且阻塞赋值是立即完成的。

三段式FSM描述的两个case结构中判断表达式与当前状态和下一个状态寄存器的对应关系如何

使用一段式建模FSM 的寄存器输出的时候,必须要综合考虑现态在何种状态转移条件下会进入哪些次态,然后在每个现态的case分支下分别描述每个次态的输出,这显然不符合思维习惯;而三段式建模描述FSM 的状态机输出时,只需指定case敏感表为次态寄存器,然后直接在每个次态的case分支中描述该状态的输出即可,根本不用考虑状态转移条件。

END
笔记系列都是学习笔记,不做深入探讨。

 

请登录后发表评论

    没有回复内容