为什么我的仿真显示输出时钟相位相对于PLL中的输入时钟不断变化?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug