4.2i基础逻辑仿真器-如果没有定位在设计的顶层,双向信号可能无法正确仿真。-Xilinx-AMD社区-FPGA CPLD-ChipDebug

4.2i基础逻辑仿真器-如果没有定位在设计的顶层,双向信号可能无法正确仿真。

描述

关键词:基础、仿真器、双向、宏

紧迫性:标准

一般描述:
当在设计中将双向信号置于宏(不在顶层)内时,基础仿真器不能在时序仿真中正确地仿真信号。在仿真器中可能出现的信号是输出而不是双向信号。

解决方案

这是由于后台注释程序解释不在设计层次结构的顶层的双向信号的方式。

解决这一问题的一种可能方法是在实现的时序仿真阶段禁用“相关网表到输入设计”选项。禁用此选项:

1。从项目管理器,选择实现-选项
2。单击仿真旁边的编辑选项按钮
三。在一般tab上,确保“关联网表到输入设计”未被选中。

建议将设计的所有端口置于设计层次结构的顶层。这种做法将确保设计将正确仿真在基础仿真器。

请登录后发表评论

    没有回复内容