Vivado里如何手动调整编译顺序-FPGA常见问题社区-FPGA CPLD-ChipDebug

Vivado里如何手动调整编译顺序

通常情况下,一旦创建好Vivado工程,添加了相应的RTL文件,Vivado会自动找到设计的顶层文件,正确地显示设计层次。在这个过程中,Vivado会自动分析文件的编译顺序。那么是否可以手动调整文件的编译顺序呢?答案是肯定的。

这里我们以调整仿真文件编译顺序为例进行说明。

第一步:在Sources窗口中,选择sim_1文件夹,点鼠标右键,在弹出窗口中依次按如下方式选择。

No Update, Manual Compile Order

图片[1]-Vivado里如何手动调整编译顺序-FPGA常见问题社区-FPGA CPLD-ChipDebug

第二步:切换到Compile Order菜单下,并将下图红色方框中的内容切换为Simulation
图片[2]-Vivado里如何手动调整编译顺序-FPGA常见问题社区-FPGA CPLD-ChipDebug
第三步:选中需要调整的文件,点击鼠标右键,在弹出窗口中根据需要选择相应的红色方框内的选项。位于最顶层的,将是第一个被编译的。至此,编译顺序调整完毕。
图片[3]-Vivado里如何手动调整编译顺序-FPGA常见问题社区-FPGA CPLD-ChipDebug

实际上,Vivado还提供了命令report_compile_order用于查看编译顺序。通过选项-used_in(该选项有3个可选值:synthesissimulationimplementation)可查看综合、仿真或布局布线阶段的文件编译顺序,通过选项-constraints可查看约束文件的编译顺序。

 

请登录后发表评论

    没有回复内容